Ne Intel in ne ARM
Odprta arhitektura, ki naj bi premešala karte v svetu procesorjev, je letos dopolnila petnajst let. RISC-V se v tem času ni uveljavil z bleščečimi izdelki na policah trgovin ali marketinškimi slogani, temveč z nečim precej tišjim, a dolgoročno morda pomembnejšim: z idejo, da so lahko temeljni gradniki računalniške tehnologije odprti, dostopni in brez licenčnih omejitev. V svetu, kjer so Intel, AMD in ARM desetletja določali pravila igre, je to že samo po sebi dovolj, da vzbudi pozornost.
Na prvi pogled se zdi, da RISC-V ostaja v ozadju. Redko ga omenjajo v oglasih za telefone ali prenosnike, večina uporabnikov ne ve, ali ima njihov računalnik s tem kaj opraviti. Kljub temu smo z njim že dolgo obkroženi. V pametnih napravah, diskih, grafičnih karticah in avtomobilih delujejo majhna, specializirana jedra, ki skrbijo za nadzor, varčnost in zanesljivost – prav tam je RISC-V našel svoje prvo pravo domovanje. Nevidno, a množično.
Zakaj je to pomembno? Ker odprtost v svetu strojne opreme pomeni več kot le nižjo ceno. Pomeni možnost, da se arhitektura prilagodi točno določenemu namenu, brez pogajanj z lastniki licenc in brez kompromisov, ki jih vsiljujejo univerzalne rešitve. Pomeni tudi strateško avtonomijo: države in podjetja lahko razvijajo lastne čipe, ne da bi bile povsem odvisne od tujih tehnologij in političnih razmerij. V času trgovinskih vojn, sankcij in omejitev izvoza polprevodnikov je to nenadoma postalo zelo konkretno vprašanje.
Hkrati RISC-V ni le političen ali ekonomski projekt. Njegove korenine segajo globoko v akademske razprave o tem, kako naj bodo procesorji zasnovani. Gre za sodobno utelešenje ideje RISC – kratkih, enostavnih ukazov, ki jih je mogoče hitro in učinkovito izvajati. Tokrat z dodatkom modularnosti: osnovni nabor je majhen, razširitve pa se dodajajo po potrebi, od vektorskih izračunov do kriptografije in umetne inteligence. Tako lahko ista arhitektura poganja mikroskopski senzor ali superračunalniško jedro.
Pred RISC-V je zdaj nova faza. Iz sveta mikrokontrolerjev in eksperimentiranja se seli k zmogljivejšim procesorjem, kjer bo moral dokazati, da lahko konkurira dolgo uveljavljenim rešitvam tudi po hitrosti, zrelosti in programskem ekosistemu. To ne bo lahko in ne bo hitro. A zgodovina računalništva nas uči, da se največje spremembe pogosto začnejo kot obrobne ideje, ki jih sprva jemljemo bolj kot zanimivost kot resno grožnjo.
Poglejmo zato RISC-V celovito: od njegovih zgodovinskih korenin in filozofije do konkretnih primerov rabe in pogledov v prihodnost. Ne kot še ene obljube o revoluciji, temveč kot zgodbo o tem, kako se lahko v svetu silicija, kjer se zdi, da je vse že odločeno, pojavi nova možnost. In zakaj bi nas to moralo zanimati – tudi če procesorjev nikoli ne bomo kupovali poimensko.
Odprti procesorji
Čipe RISC-V že nekaj časa zares uporabljamo, čeprav to na videz ni očitno. RISC-V je tiste sorte pojem, o katerem po malem redno ujamemo kakšno besedo, a na videz večno ždi v prihodnjiku ali akademskih laboratorijih. Večina bralcev bi ga najbrž znala povezati vsaj s čipi vrste RISC, kakršni so bili nekdaj procesorji znamke PowerPC, danes pa je celoten Armov repertoar, se pravi tudi vezja v naših pametnih telefonih. Res je: RISC-V je tako imenovana procesorska ukazna arhitektura kratkega tipa (reduced instruction set computer – RISC), s čimer se loči od arhitektur dolgega oziroma kompleksnega tipa, kot jih poznajo procesorji x86 (complex instruction set computer – CISC). In da takoj pojasnimo tisti V: gre za rimsko petico, torej se izgovori 'risk pet' oziroma risc five, saj gre za peto generacijo arhitekture vrste RISC iz laboratorijev kalifornijske univerze Berkeley pod vodstvom legendarnega profesorja Davida Pattersona.
Armovi sistemski čipi so ta hip prvorazredna izvedba arhitektur vrste RISC. A nedavni spor o licencah s Qualcommom nakazuje, da je prostor za nove pristope – in v tej smeri leži odprta zasnova RISC-V.
Toda v čem se RISC-V loči od Armovih zasnov, ki so si podjarmile mobilni segment? Privlačnost ideje leži v njeni odprtosti, saj raba arhitekture ne zahteva plačevanja licenc, s katerimi so obremenjene rešitve Arma, Intela in AMD. Prav vsakdo lahko ta trenutek zagrabi zadevo in začne na tej osnovi razvijati lastne izdelke. Ali zgolj raziskuje, zaradi česar je platforma razširjena v univerzitetnih krogih. Odprtost se je izkazala za še posebej pomembno v aktualni geopolitični vročici, ko se v luči trgovinskih vojn med velesilami mnoge države odločajo za pospešeno razvijanje lastnih čipovnih zmogljivosti, s čimer bi zmanjšale občutljivost na politične pretrese. Če je prvih 15 let arhitekture RISC-V odzvanjalo v oblikovanju njenih temeljev, pa naj bi, upoštevaje težnje in razvoj, v naslednjih 15 letih videli vsesplošen prodor, s čimer bi se naposled postavila ob bok Arma in x86 kot tretji ključni steber procesorskih vezij.
Dvoboj doktrin, prvič
Tega ekosistema se ne moremo lotiti brez potopitve v samo idejo skrajšanih ukaznih naborov, posebno še, ker je bil Patterson ključna oseba tega dogajanja. Vrniti se je treba v 70. leta prejšnjega stoletja, ko so računalniški čipi skokovito pridobivali zmogljivost – s tem pa tudi velikost in zapletenost. V inženirskih krogih je prišlo do bistvenega razkola v idejah, kako se z naraščajočo kompleksnostjo soočati. Na eni strani so bili privrženci nazora, da večji čipi nativno omogočajo poganjanje zapletenejših ukaznih funkcij, ki naj bodo osnova naprednejših oblik obdelave podatkov. Na drugi strani so bili tisti, ki so opozarjali, da se z daljšimi ukazi tudi dosti žrtvuje. Dolgim ukazom je treba nameniti specifične dele čipov, ki niso v rabi, ko se ti ukazi ne izvajajo, kar pomeni slabo izkoriščen prostor v siliciju. Ali pa je treba dolge ukaze razbijati na manjše mikrooperacije, kar v grobem počnejo sodobnejši čipi vrste x86.
David Patterson in njegov vodja Carlo Sequin sta tako leta 1980 začrtala idejo kratkih ukaznih naborov, ki jim je Patterson nadel ime RISC, njihovi 'podaljšani' konkurenci pa CISC. Za ime je med drugim zaslužna ameriška obrambna raziskovalna agencija DARPA, ki je ravno v tistem času ponujala subvencije za 'visokotvegane' (high-risk) raziskave s tega področja, zato je Patterson primerno oblikoval tudi kratico – in bil z njo uspešen na natečaju. Rezultat programa so bile arhitekture, ki jih danes imenujemo RISC-I, II in III (medtem ko je štirica nastala leta 1988). Enica je imela 37 ukazov zelo preprostega tipa, kot sta 'seštej' in 'shrani'. Akademskemu članku The case for the reduced instruction set computer v reviji Computer architecture news je nato sledila srdita bitka med obema taboroma, ki je takrat divjala okoli temeljne dileme, katera od zasnov je v surovem smislu hitrejša.
V zgodnjem levem kotu enega od čipov RISC druge generacije z Berkeleyja je mogoče videti 0,4 milimetra veliko izjedkano sličico športnega avta. Patterson je včasih v besednem dvobojevanju z nasprotniki rad poudarjal, da oni vozijo tovornjake in traktorje, on pa športnika.
Po desetletju meritev in prerekanj je obveljalo, da so krajši ukazni nabori hitrejši. To se pravi: čeprav mora takšen procesor izvesti več ukazov za neko logično operacijo, jih zaradi enostavnosti lahko izvede toliko več, da prehiti izvajanje z daljšimi ukazi. Na tej osnovi so pri Armu zasnovali linije hitrih, a varčnih čipov, ki so ogrodje današnjih telefonov. Stvarnost je v resnici precej bolj zapletena, kar navsezadnje potrjuje dejstvo, da se dandanes v najmočnejših domačih računalnikih in strežnikih nahajajo procesorji vrste x86, podjetij Intel in AMD, ki so tipa CISC. Za uspešne izdelke ni pomembna le papirnata teoretična hitrost, temveč tudi nadležne podrobnosti, kot so združljivost za nazaj, intelektualna lastnina, programski ekosistem in še kaj. V bistvu ni razloga, da bi danes vprašanje hitrostnih razlik med CISC in RISC laika sploh posebno zanimalo. Pomembno pa je, da poznamo osredotočenost arhitektur RISC na enostavne, kratke ukaze, kajti iz tega izvira ena poglavitnih prednosti zasnove RISC-V.
Ukazne arhitekture
Včasih slišimo, da je RISC-V čipovna arhitektura, kar pa ni pravilno. Gre za ukazno arhitekturo ali s tujko instruction set architecture (ISA). To se pravi, za nabor ukazov, ki jih razumejo na tej podlagi oblikovana elektronska logična vezja. Sem spadajo ukazi, kot so 'seštej', 'zmnoži', 'pomakni se en bit v levo', 'naloži bit v register' in podobno. ISA si torej lahko predstavljamo kot nekakšen osnovni besednjak procesorja. Na videz se snovanje takšnih ukaznih zbirk ne zdi preveč zamotana naloga … toda v resnici gre za enega težjih izzivov računalniškega inženiringa, ki združuje znanja tako s področij zasnove in proizvodnje elektronskih vezij kot programiranja na vseh ravneh. To pomeni znanje, ki je drago in je na voljo pretežno v laboratorijih najboljših univerz ter razvojnih oddelkih največjih podjetij. Kar je eden od razlogov, da lahko ARM svoje ukazne arhitekture prodaja za lep denar.
Dvoboj doktrin, drugič
Spomladi leta 2010 se je doktorski študent z Berkeleyja Andrew Waterman odločal o trimesečnem raziskovalnem projektu razvoja ukaznega seta za študijske namene. Njegov mentor Krste Asanović ga je prepričal, naj se loti povsem novega nabora vrste RISC, saj so dotedanji postali brezupno zastareli. V prvem desetletju novega tisočletja se je namreč zgodil bistven premik od višanja frekvenc procesorjev proti večanju števila računskih jeder in študijski modeli temu koraku še niso sledili. Tudi nekatere druge osnovne lastnosti RISC-V so, ironično, izvirale iz golih zahtev majhne univerzitetne skupine, ki ga je zasnovala. Prvenstveno je moral biti zelo enostaven, a poljubno razširljiv, ker so ga razvijali le trije: Waterman, Asanović in še en doktorski študent, Yunsup Lee. Hkrati so ga želeli prosto širiti med akademskimi kolegi pod Berkeleyjevo odprto programsko licenco. Ekipa je k projektu pritegnila še vodjo laboratorija – Pattersona in zbir je dobil imel RISC-V.
Ekipa z Berkeleyja na konferenci Hot Chips 2014, ko so začeli resneje izpostavljati svojo platformo. Krste Asanović je peti z leve, Yunsup Lee osmi, Andrew Waterman deveti, David Patterson pa povsem na desni.
Prvo različico so predstavili maja leta 2011. Začetki so bili povsem pohlevni, saj je bil RISC-V sprva iskreno zamišljen kot študijski model za učenje in eksperimentiranje z modernejšo zasnovo skrajšanih ukaznih setov, toda kmalu so Asanović in sodelavci ugotovili, da je arhitektura odpotovala na vse konce sveta, saj so na lepem iz Indije dobivali jezne komentarje o posodobitvah, ki so jih uvajali. Zavedeli so se, da sta prav odprtost in modularnost glavni prednosti njihove zasnove in leta 2014 sta Asanović ter Patterson objavila nov prelomni dokument z naslovom Instruction Sets Should Be Free: The Case For RISC-V. V njem sta začrtala misel, da so zaprte ukazne arhitekture, kot so Armove, tiste, ki v modernem času upočasnjujejo napredek, oziroma da je čas za odprto alternativo, analogno Linuxu, jeziku C ali protokolu Ethernet. Patterson se je torej lotil novega plavanja proti toku – le da je bil tokrat njegov nasprotnik ARM, ki je pravzaprav gradil na njegovih prvotnih iznajdbah.
Da so imeli prav in je po vsem svetu dejansko obstajala močna želja po takšni odprti platformi, so ugotovili leto zatem. Na prvi delavnici RISC-V v Montereyju, januarja 2015, so pričakovali nekaj akademikov, toda pred vrati se je narisalo 40 podjetij! Še bolj kot brezplačnost je prišleke takrat v bistvu prepričala hitrost razvoja. Licenciranje arhitektur, kot so Armove, ni zahtevalo le denarja, temveč tudi čas. Z RISC-V so se lahko po drugi plati začeli ukvarjati še isti večer. Da bi primerno organizirali sodelovanje z akterji na tržišču, so tistega leta ustanovili organizacijo RISC-V Foundation. Njen poglavitni izziv je bil preprečiti razdrobitev področja, ko bi vsak od razvijalcev vlekel na svoje in bi nastala nepregledna kolobocija. Prvi direktor fundacije, Rick O’Connor, je imel idejo, da bi vsa podjetja, ki bi se projektu pridružila v prvem letu, dobila status ustanovnih članov. Na koncu jih je prišlo 42, med njimi Google, Nvidia, IBM, Qualcomm in Western Digital.
Tole je spodnja tretjina grafičnega čipa v Geforcu RTX 3090 in obkroženo je RISC-V vezje GPU systems processor (GSP), ki ima vlogo nekakšnega 'hišnika' v celotnem čipu: usmerja elektriko, nadzoruje diagnostiko in podobno.
Od spodaj navzgor
Privrženci odprtih zasnov elektronskih vezij torej še zdaleč niso samo manjša podjetja z omejenimi sredstvi, temveč tudi največji igralci na trgu. Tako je predvsem zaradi prodiranja elektronike v vse pore našega življenja, od pralnih strojev do zobnih ščetk oziroma popularno imenovanega interneta stvari (IoT). Omrežena 'pametna' okolica zahteva mnoge različne oblike čipov in licenciranje samostojnih rešitev za vsako najmanjšo malenkost pomeni breme tudi za bogate družbe. Z RISC-V se temu izognejo, za nameček pa je s svojo modularnostjo in prilagodljivostjo takšnim vdelanim (embedded) čipom pisan na kožo, saj se na ta način lahko oblikujejo namensko majhne, varčne naprave. Osnovni ukazni nabor je kratek, a ga je mogoče enostavno širiti skozi dodatne sete ukazov, kot so tisti za vektorske operacije, matrično aritmetiko ali šifriranje. Asanović je še posebej ponosen na vektorsko razširitev: v bistvu je rimska petica v nazivu hkrati tudi pomežik vektorskim operacijam, pravi, in gre torej spet za večpomensko kratico. Prvotna akademska ekipa je po nastanku fundacije ustanovila lastno podjetje za komercializacijo arhitekture, SiFive, ki je danes eden poglavitnih oblikovalcev vezij na tej osnovi.
Kot se spodobi za tehnologije strateškega pomena, so v razvoju tudi rešitve za vesoljska plovila. Pred tremi leti je sistemski čip PolarFire devet mesecev ždel na zunanji strani Mednarodne vesoljske postaje in preizkus opravil z odliko. Tule je še v vakuumski komori v laboratoriju.
A za širjenje stvarnih izdelkov ni bilo treba dajati zgledov, ti so hitro prišli iz industrije, na vseh ravneh. Za prvi izdelek na osnovi RISC-V velja čip FPGA za obdelavo slik družbe Rumble Development. Leta 2016 so v roke že konkretno pljunili pri Nvidii in objavili, da bodo s čipi na osnovi RISC-V zamenjali mikroprocesor Falcon, ki je bil v njihovih grafičnih in sistemskih čipih zadolžen za drugotne naloge, kot je upravljanje z elektriko in podatkovnim prometom. Nedavno so objavili, da so v letu 2024 predstavili za »milijardo RISC-V jeder izdelkov«, pri čemer je treba povedati, da je v nekem Nvidijinem čipu lahko od 10 do 40 takšnih jedrc. Ob podobnem času sta začela RISC-V mikrokrmilnike za svoje podatkovne shrambe snovati tudi diskovna velikana Western Digital in Seagate. To pomeni, da takšna vezja vsi uporabljamo že slabo desetletje v pomnilnikih, diskih, fotoaparatih, avtomobilih in drugod, ne da bi se tega sploh zavedali. In tako je v tudi prav: vdelani čipi so najelegantnejši takrat, ko se uporabnik sploh ne zaveda, da so tam in kako delujejo.
Tako povezani, tako razklani
Poleg SiFive RISC-V jedra dizajnira kopica veteranskih podjetij, kot sta Andes in Codasip. Če so bile prve rešitve osrediščene pretežno okoli preprostejših mikrokrmilnikov, pa zadnja leta prodirajo tudi na zahtevnejša področja, kot je pospeševanje strojno učenih algoritmov, se pravi umetne inteligence. Preteči fragmentaciji so se v fundaciji uprli s shemo tako imenovanih 'profilov', kar pomeni standardizirane zbirke ukaznih razširitev, ki so namenjene posameznim področjem, kot so mikrokrmilniki, čipi za avtomobile ali konkretni računalniški procesorji. Najmočnejši profil ima naziv RVA23 in vključuje vse od vektorskih operacij do šifriranja in hypervisorja, se pravi orodja za virtualizacijo. Standardizacija je nujna za širšo rabo arhitekture, saj brez nje ni preglednega ekosistema, v katerem je mogoče razvijati privlačne izdelke. Da je takšna standardizirana zbirka RISC-V ukazov še vedno homogena kljub množici akterjev z vsega sveta, ki pri razvoju sodelujejo, je precejšen uspeh.
Da bi sledili opisanemu dogajanju, so fundacijo leta 2020 preimenovali v RISC-V International in sedež iz ZDA preselili v 'bolj nevtralno' Švico. Danes šteje 177 ekonomskih partnerjev in še 220 akademskih. Sodelovanje ni več samo stvar gospodarstva, temveč vse bolj tudi politike. V obdobju trgovinskih vojn in omejevanja čipovnih tehnologij je namreč razvoj samostojnih zmogljivosti oblikovanja polprevodniških vezij za mnoge države postal kategorija v okviru nacionalne varnosti. Ni torej nenavadno, da so Kitajska, Indija in Brazilija med najvidnejšimi igralkami v skupnosti RISC-V (in sprožajo hudomušne primerjave z združenjem BRICS). Vse večjo vrednost arhitekturi dajemo tudi v Evropi. V prvi vrsti s projektom DARE (Digital Autonomy with RISC-V in Europe), v okviru katerega nastajajo evropski superračunalniški čipi, poleg tega pa še v mnogih manjših podvigih, na primer European Processor Initiative in EUPilot, medtem ko v agenciji ESA na tej osnovi razvijajo čipe za vesoljska plovila.
Za naslednjih 15
Trenutno smo torej v fazi, ko RISC-V prehaja iz platforme za mikrokontrolerje in vdelane procesorje v takšno za korenitejše, zmogljive rešitve, tudi v smeri superračunalništva. Legendarni oblikovalec procesorjev Jim Keller, ki med drugim velja za očeta procesorjev AMD Athlon, v podjetju Tenstorrent razvija velika procesorska jedra, sorodna tistim v arhitekturi x86. V zadnjih letih smo dejansko že lahko posegli po izdelkih, s katerimi je mogoče sestaviti celoten domači RISC-V računalnik. S poudarkom na dejstvu, da to zahteva kar nekaj znanja sestavljanja naprav, predvsem pa nalaganja Linuxa, ki je trenutno najbolj razširjeni tip operacijskih sistemov na tej arhitekturi. Hitrostni testi takšnih naprav povedo, da so zmogljive RISC-V rešitve še malce oddaljene, saj jih trenutno Raspberry Pi 5 pri sintetičnih testih poseka za večkratnik – tam do štirikrat. Ukazna arhitektura sama zase je pač nekaj povsem drugega kot dejansko zasnovani procesorji in ARM ima tu še vedno desetletja naskoka v dizajnerskih izkušnjah.
Bržkone najbolj 'uporabniku prijazno' obliko osebnega računalnika s čipom RISC-V trenutno ponujajo pri Frameworku, kjer so februarja predstavili matično ploščo za svoje modularne prenosnike. Še vedno jo je treba ročno namestiti, stane pa približno 200 evrov.
Če povzamemo, čipi na osnovi RISC-V ta hip še vedno sodijo v dve kategoriji: med tiste, ki jih ne vidimo – in za katere je dobro, da jih ne, ter takšne, ki so namenjeni igračkanju največjih računalniških zanesenjakov v napravah, iz katerih molijo žičke in kabli. A v RISC-V International delujejo z neumornim zanosom in s prepričanjem, da je prihodnost njihova. To je, da bodo v naslednjih 15 letih takšni procesorji na vseh področjih postali konkurenčni tistim iz Arma, Intela in AMD. V resnici kaže, da industrijski zagon vsako leto pretakne v višjo prestavo. Maja leta 2023 so tako Google, Intel, Nvidia, Qualcomm, Samsung in še kopica večjih imen ustanovili projekt RISE (RISC-V Software Ecosystem), da bi po zgledu razvoja Linuxa pognali snovanje uporabnih programskih rešitev za odprto čipovno arhitekturo.
»Dokončno smo lansirali!« je lanskega oktobra na vrhu organizacije RISC-V International pompozno oznanila njena takratna šefica Calista Redmond, s čimer je želela ponazoriti trenutek, ko naj bi RISC-V zares 'postal pomemben'. Za laičnega bralca je bržkone za zdaj še najpomembnejše to, da je na prizorišču nov igralec, ki bi lahko v prihodnosti resno mešal štrene uveljavljenim akterjem. In ker je sveža, inovativna konkurenca dobrodošla, je to sila pozitiven podatek, četudi nalepk RISC-V na izdelkih še nekaj časa ne bo.
